Booster votre candidature en enregistrant et partageant votre vidéo de présentation aux recruteurs

J'enregistre ma vidéo
Retour

ATOS

Stage - Physical Design - H/F

Les Clayes-sous-Bois, Île-de-France À partir du 04/01/21 Infra / Réseaux / Télécoms 9 mois Selon profil Bac + 5
Postuler maintenant

Contexte

La complexité toujours plus grande des circuits intégrés a fait de leur consommation une problématique à part entière. Il est désormais nécessaire d’en tenir compte dès la phase d’architecture du circuit et d’implémenter toutes les techniques adaptées pour en garder le contrôle :

  • clock-gating
  • adaptation dynamique de fréquence et de tension
  • domaines d’alimentation contrôlables…

 

Il faut pour cela en maitriser tous les aspects (part de la consommation statique et dynamique, situations réelles les moins favorables à traiter en priorité…). Il existe des méthodes statistiques (vectorless) pour évaluer la puissance consommée par les circuits intégrés mais elles restent souvent peu représentatives de la spécificité de chaque ASIC (Application Specific Integrated Circuit) et il est nécessaire d’évaluer la consommation en se basant sur des cas réels d’utilisation.

 

Mission

  • Etude bibliographique et prise de connaissance des notions de consommations statiques et dynamiques dans les ASIC
  • Etude bibliographique des techniques d’adaptation dynamique de fréquence et de tension (Dynamic Voltage and Frequency Scaling, DVFS)
  • Bilan détaillé de la consommation sur un circuit 16nm à partir de cas réels d’utilisation
  • Proposition d’implémentation d’une des techniques de DVFS sur le circuit 16nm, pouvant être réutilisée sur nos ASIC 7nm

 

Vos talents de communications seront mis à l’épreuve car vous devrez interagir avec toutes les équipes de conception d’ASIC (design logique, vérification et design physique) et vous utiliserez les outils les plus avancés du marché. Profil

 

Profil

  • Bac + 5, Diplôme d'ingénieur ou cycle universitaire équivalent, avec une spécialisation en micro-électronique/conception de circuits intégrés 
  • Bon niveau d’anglais courant requis Information additionnelle 
  • Poste sur Paris (les Clayes/Bois) ou Nice (Sophia-Antipolis)