Offre proposée par

VIVERIS

Développement FPGA - Banc GMSL2

CONTEXTE :

Viveris développe ses propres moyens de tests de réseaux audio/vidéo embarqués constitués d'une carte d'interface réseaux multimédia au coeur de laquelle se trouve le FPGA central et d'un PC de contrôle/commande.

Pour des besoins clients, il est nécessaire que le banc GMSL2 automatise la gestion des échanges temps réel entre les divers équipements du réseau.

La mission consiste à :

-Analyser le protocole GMSL2 et l'architecture du banc Viveris,
- Intégrer une messagerie (schedule table),
- Automatiser les échanges en lien avec le PC de contrôle/commande.

ENVIRONNEMENT TECHNIQUE :

-VHDL
- C, C++
- UML idéalement
- Gestion projet : TULEAP, Gi

Étudiant(e) en dernière année d'école d'ingénieur ou Master en spécialité informatique.
Compétences attendues en électronique, numérique et FPGA/VHDL.